PERCOBAAN 2 KONDISI 13
Percobaan 2 kondisi 13
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=clock, B1=1, B2=clock
2. Gambar rangkaian simulasi[kembali]
Percobaan 2 kondisi 13
bentuk rangkaian sebelum disimulasikan sebagai berikut:
Adapun bentuk rangkaian sesudah disimulasikan sebagai berikut:
4.Prinsip Kerja Rangkaian[kembali]
Percobaan 2 Kondisi 13
Pada percobaan 1 kondisi 13 terdapat gambar rangkaian T flip flop yang terdari dari input B0=Clock , B1=1, B2=clock, pada percobaan ini arus mengalir dari VCC ke JK, lalu arus mengalir dari VCC ke B1 dan ke set, arus mengalir dari VCC ke CLK, pada reset diberi sinyal clock , J dan K merupakan aktiv higt yang maka JK akan aktiv saat berlogika 1, pada clk dihubungkan ke sinyal clock yang menyebabkan input dari clk sendiri bersifat toggel atau keadaan berlawanan, lalu pada R dan S itu bersifat low akiv yang mana akan aktiv saat berlogika 0, namun pada rangkaian disini untuk S sendiri berlogika 1 sedangkan R dihubungkan ke suatu sinyal clock yang menyebabkan inputan R menjadi bersifat toggel atau setang seling antara logika 1 dan 0, dan output yang dihasilkan menjadi Q berlogika 1 dan Q' berlogika 0
Rangkaian Simulasi Proteus : Klik Disini...
File HTML : Klik Disini...
Video Rangkaian : Klik Disini...
Tidak ada komentar:
Posting Komentar