Laporan 3(Percobaan 3)

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip kerja

5. Video Percobaan

6. Analisis

7. Download

 1. Jurnal[kembali]

                                        

 2. alat dan bahan[kembali]

 

Module D'Lorenzo

Jumper

    1. Panel DL 2203C. 

    2. Panel DL 2203D. 

    3. Panel DL 2203S. 

    4. Jumper.

5. IC 74193(JK filp flop)

6. IC 74192

7. Power DC

8. Switch (SW-SPDT)

9. Logicprobe atau LED

 3.Rangkaian[kembali]

                                      

 Rangkaian proteus

Rangkaian pada modul dlorenzo

                                        

 4.Prinsip Kerja[kembali]  

Pada rangkaian percobaan memiliki 2 IC, 74193 dan 74192.yang mana IC 74192 akan menghasilkan bilangan biner 0-9.sedangkan IC  74193 akan menghasilkan bilangan biner ataupun hexa 0-15 / 0-F

Pada kedua IC, pin D0 hanya terhubung ke Q0. Pin D1,D2 dan D3 ke Q1, Q2, dan Q3. terdapat pin UP dan DN. untuk membuat ouput menjadi perhitungan dari kecil ke besar maka pin UP diberi masukan clock dan pin DN diberi logika 1. Jika perhitungan dari besar ke kecil maka dikalkukan sebaliknya.

Pada pin PL yang merupakan paralel load, yang mana jika PL aktif maka output akan menghasilkan perhitungan otomatis, jika PL tidak aktif maka output akan diatur oleh pin D0, D1, D2, dan D3. Pada pin MR yang merupakan master reset, yang mana jika aktif akan mereset output menjadi 0.

Pada percobaan 3 terdapat 5 kondisi yang berbeda: 

1. Pada kondisi pertama ketika S0=1, S1=don't care, S2= don't care, S3=don't care,  maka output yang dihasilkan dalam keadaan off (tidak menyala) karena logika bilangan binnernya 0000  karena pada counter IC 74192 maupun  IC 74193 S0 nya terhubung ke kaki MR sehingga akan mereset  ouput yang terbaca.
2. kondisi kedua, saat S0=0, S1=0, S2= don't care, S3=don't care,maka  output yang dihasilkan dalam keadaan off baik pada counter IC 74192 maupun  IC 74193 karena tidak ada yang bernlai logika 1 salah satunya baik pada pin UP atau DN
3. kondisi ketiga, saat  S0=0, S1=0, S2=0, S3=0, maka output yang dihasilkan juga off karena tidak ada yang bernlai logika 1 salah satunya baik pada pin UP atau DN
4. kondisi keempat, saat S0=0, S1=clock, S2= 1, S3=1, maka output yang dihasilkan akan dalam kondisi counter up syncronous, yanf mana S1 terhubung ke clock sedangkan S2 berlogika 1 yang menyebabkan counter IC 74193  akan mencacah secara berurutan dai hexadesimal 0-15(F)  dari 0000 - 1111 dan IC 74192 counter up mencacah bilangan dari 0-9
5. Pada kondisi terakhir saat S0=0, S1=1, S2= clock, S3=1, maka output yang dihasilkan akan dalam kondisi counter down syncronous, yang mana pada kondisi ini S2 terhubung ke clock dan S1 berlogika 1 yang  menyebabkan counter IC 74193 dan IC 74192 akan mencacah bilangan secara berurutan dari terbesar ke paling kecil( 15(F) - 0)  atau dari bilangan biner  1111 - 0000.

 5.Video Percobaan[kembali]

                                       

 6.Analisis[kembali]

Analisa Percobaan 3

 1. Analisa output percoban berdasarkan ic yang digunakan 

Jawab:

Pada rangkaian percobaan 3 memiliki 2 IC yaitu 74193 dan IC 74193 yang mana IC 74192 akan menghasilkan bilangan binner 0-9 sedangkan IC 74193 menghasi

lkan bilangan biner atau hexa 0-15 atau 0-F

Pada kedua IC pin D0 hanya terhubung ke Q0 dan pin D1 D2 D3 ke Q1, Q2,Q3. pada IC ini juga terdapat pin UP dan pin DW yang mana berguna untuk membuat output menjadi perhitungan dari kecil kebesar , pada pin up diberi masukan clock dan pin DN diberi logika 1, jika perhitungan dari kecil maka sebaliknya yaitu pin DN diberi clock dan pin UP diberi logika 1. Sehingga ouput dar kedua IC ini akan sinkron dengan inputan kedua IC.

2. Analisa hasil percobaan pada kondisi 3 dan 4.

Jawab:

Pada percobaan 3a kondisi 3 terdapat switch S0, S1,S2.S3 dimana S0 sendiri CK, S2 merupakan UP, S1 adalah down, dan S2 load. pada kondisi ini semua switch tidak diaktivkan maka untuk keluaran dari kedua IC sama-sama 0 tanpa adanya perubahan.

Pada kondisi 4 dimana S3= 1, S2 berlogika 1 dan switch 1 dihubungkan pada clock up sehingga menghasilkan output counter up.hal tersebut merupakan kondisi pada percobaan 3a, sedangkan pada kondisi 3b, pada kondisi 3 nya hanya satu switch S2 yang idup (berlogika 1). selebihnya mati, maka output yang dihasilkan on tetapi bukan counter. Pada kondisi 4 ini S3,S2,dan S0-nya berlogika 1 dan S1 mati (berlogik 0) maka output yang dihasilkan off (tidak hdup) dikrenakan S0 ya berlogika 1.

3.Apa pengaruh OR pada rangkain? 

Jawab:

Gerbang OR berpengaruh untuk inputan yang akan masuk pada pin UP dan pin DN. Jadi disalah satu inputan daro gerbang OR diberi sinyal clock sedangkan inputan satynya lagi adalah keluaran dari S1 dan S2. Dengan adanya gerbang OR kita mudah untuk menjadikan pin UP dan DW untuk memiliki inputan clock ata berlogika 1, yaitu hanya dnegan membuat S1 berlogika 1 dna s2 berlogika 0, dan sebaliknya.

 7.link download[kembali]

Download Gambar Rangkaian Link
Download Video  Link
Download HTML Link
Link Download Datasheet 74192 Link
Link Download Datasheet 74193 Link